Synopsys、Microsoft Discoveryに自律型チップ設計ワークフローを導入

Why it matters

Synopsys is testing whether agents can execute entire chip-design loops through repeated tool use and evaluation. Reproducible cycle-time gains would strengthen the case for vertical AI products built around specialized domain tools and proprietary data.

Ravi Subramanian、二度にわたって半導体およびチップ設計の創業者を務めた人物は、現在Synopsysのチーフ・プロダクト・マネジメント・オフィサーを務めている。Synopsysは7月27日の発表で、自律的なデバッグおよび物理実装ワークフローがMicrosoft Discoveryを通じて評価可能であり、AMDが将来の製品での利用をテストしていると述べた。

彼のSynopsys 経歴によれば、SubramanianはSiemens EDAでIC検証のシニアバイスプレジデント兼ジェネラルマネージャーを務めた後、2022年にSynopsysに入社した。彼はMorphICs Technologies（Infineonに買収されたファブレス無線半導体のスタートアップ）や、Mentor Graphics（現在はSiemensの一部）に買収されたアナログ検証ソフトウェア開発会社Berkeley Design Automationを創業した。

その経歴は、Synopsysの最新の製品展開の焦点を説明する助けになる。Subramanianはキャリアの多くを検証分野で過ごしており、そこではエンジニアチームが失敗を分類し、根本原因を追跡し、ツールを再実行するのに数週間を費やし、設計が製造に適するまでの時間を要することがある。Synopsysは、その反復的な作業を、より少ない人間の介入で専門化されたエージェントが実行できる仕事へと変えようとしている。

アシスタントからオペレータへ

最初のワークフローはデバッグのクローズに焦点を当てている。Synopsysによれば、ドメイン固有およびタスクレベルのエージェントは設計の失敗を特定し、根本原因分析を行い、検証の一部を自動化できるという。初期の評価では、Synopsysによるとデバッグサイクル時間が25%〜40%短縮されたと主張している。

2つ目のワークフローは、実装とクローズ（チップ設計をタイミング、消費電力、面積、製造可能性の要件を満たす物理レイアウトに変換するプロセス）にエージェントを適用する。これは、Synopsysの実装エージェントと融合コンパイラであるFusion CompilerをAzure上で使用して、成果物の品質を調整し、クローズに向けて反復するものだ。Synopsysは初期テストでこれらの結果が改善されたと述べているが、数値比較は公表していない。

両ワークフローは、計画立案、エンジニアリングツールの呼び出し、中間出力の評価、長時間にわたる実行の継続が可能なSynopsysのエージェントフレームワークAgentEngineerを中心に構築されている。クローズには多くのツール実行にわたる繰り返しの判断が必要であり、各結果が次のアクションを決定する。

Microsoftは6月2日にDiscoveryを一般提供したと発表し、科学およびエンジニアリングの作業におけるエージェンティックAIワークフローの企業向けプラットフォームとして位置づけている。SynopsysとMicrosoftは、これら2つのアプリケーションがDiscoveryで評価提供される最初のEDAワークフローであると述べている。Synopsysは顧客がSynopsys経由で評価アクセスを申請できると述べている。価格や幅広い商用提供の時期については開示されていない。

AMDが実環境でのテストを提供

AMDは、商用チップ開発の複雑さに対してワークフローをテストするための半導体エンジニアリングのパートナーをSynopsysに提供する。SynopsysはAMDがアプリケーションを積極的に評価していると報告しているが、設計プログラム全体での本番導入を主張しているわけではない。

Alex Starr、AMDで20年以上勤務し、Applied AIおよびShift Left AIを率いるAMD Corporate Fellowは、評価に実際のチップ設計の場を提供している。Synopsysの7月27日の発表で、StarrはDiscoveryと深いEDAドメイン知識を備えたRCAが推進するAI駆動ワークフローは、AMDが「スケーリングと展開を加速し、設計の速度とシリコン全体の品質の向上の両方に寄与する」と見るパラダイムであると述べた。

その表現は人間のエンジニアをプロセスに残すものである。エージェントには依然としてアクセス制御、ワークフローデザイン、信頼できるエンジニアリングツール、そして人間によるレビューの明確なポイントが必要だ。出力がシリコンになると、速い誤答は製造規模の影響を伴う可能性がある。

SynopsysはAgentEngineerをMicrosoftおよびNvidiaのプラットフォームに接続

Microsoftとの協業は、より広範なパートナー戦略の一部である。Synopsysは7月26日、Nvidiaの技術を用いて構築された自律的エンジニアリングワークフローを別途発表した、Nvidia NemotronモデルとNvidia OpenShellランタイムを使用している。

これら2つの発表は、AgentEngineerを異なるパートナーが提供するインフラの上位に位置づける。Microsoftは7月27日に発表したワークフローのためのDiscoveryとAzureインフラを提供している。Synopsysの7月26日のリリースによれば、同社のNvidiaベースのワークフローはNvidia NemotronをNvidiaのアクセラレーテッド・コンピューティング上で使用し、Nvidia OpenShellランタイムによって保護されている。

7月27日の発表で、Synopsysは「オープンで相互運用可能なエージェンティックAIスタック」を推進していると述べた。Microsoftの発表は、サポートされるサードパーティのEDAツール、外部モデル、または顧客側で制御されるオーケストレーションシステムを特定していない。

CadenceとSiemensも自律型EDAエージェントを構築中

Cadenceは6月1日に、ChipStack AI Super Agentの完全自律版を開発したと発表した。Cadenceによれば、このシステムは仕様理解、RTL生成、検証計画、形式解析、シミュレーション、デバッグ、設計収束を反復するとのことだ。同社はChipStackの自律機能とAgentStackオーケストレーションフレームワークが2026年後半に早期アクセス顧客に到達すると予想している。

Siemensは3月16日にFuse EDA AI Agentを発表した。これは設計、検証、製造のサインオフにまたがる半導体、3D IC、回路基板のワークフロー向けのものだ。7月26日、Siemensは決定を決定論的で物理ベースのEDAエンジンと継続的に照合するエージェントでFuseを拡張した。

CadenceとSiemensは並行して自律型EDAエージェント製品を構築している。これにより、Synopsysのここでの主張は、自社のAgentEngineerがMicrosoft Discoveryで評価可能であることとAMDの評価参加に限定され、汎用的な自律型EDAの主張にはならない。

「40%」の主張には本番ベースラインが必要

Synopsysが示す25%〜40%のデバッグサイクル時間短縮は発表の中心的なパフォーマンス数値であり、最も説明が不足している部分だ。Synopsysはこれらの結果を初期評価として説明しているが、テストされた設計、試行回数、以前のワークフロー、関与した工数、あるいはプロセスのどの割合が人間の監督下に残ったかは明らかにしていない。これらの結果は独立したベンチマークとして提示されていない。

仮により小さな持続的な短縮でも影響は大きい可能性がある。検証とクローズはチップ開発後半でエンジニアリング時間を消費し、未解決の不具合はテープアウトスケジュールを脅かし収益を遅らせる可能性がある。商業的な問題は、AgentEngineerが異なる設計、プロセスノード、顧客のツールチェーン全体で初期の結果を再現しつつ、機密性の高いチップデータを保護できるかどうかだ。

Subramanianのスタートアップとしてのキャリアは、汎用ソフトウェアでは解決できない専門的な半導体問題を中心に築かれた。Synopsysでは、彼は同じ仮説をはるかに大きなエンジニアリングのポートフォリオ全体に適用できる：専門的なチップ設計ツールとデータを、インフラパートナーが提供するモデルと計算資源と組み合わせる、ということだ。垂直特化型エージェントを構築する創業者やオペレーターにとって、ドメインツールと専有データへのアクセスが製品の最も守りやすい部分となる可能性がある。

現時点で、Synopsysには評価プログラム、AMDの参加、そして初期の性能範囲がある。複数の顧客にまたがる本番規模の証拠は依然として欠けている。